# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(15) 日本医院共作(JP)

m公開特許公報 (A)

(1) 10 年异生原企品 6 身

特開平8-125066 (13)2MB #KEE (1996) 5A17B

(ST) fair Cl. \*

互制配号 作内复理器号

FI

双轮表示医院

HOIF 33/13

23/28 A 6921-48

HOIL 13/12

審査技术 永玖本 非求項の12.4 FD (全7頁)

(11)出血多年

MM#6-284536

(72) 出電台

年成6年(1994)10月26日

(71)比群人 000002897

大日本印料研究会社

医双征感疹区市省此党町一丁章 1 章 1 号

(72)兄男者 八木 岩

复京包新度区市省加度时一丁目1819

大日本印刷体式会社内

(71)兄弟者 森田 進基

京京部新居区市省加製町一丁四 1 番 1 号

大日本印刷的式会社内


(74)代征人 弁理士 小西 炸头


(51) 【見気の名称】短踪対止型率基本共産とそれに用いられるリードフレーム。及び程度対止型率基本共産の製造方法

#### (57) (量約)

(目的) 更なる智智対止型半高体気度の不無限化。本級技化が求められている中、半端体配型パッケージッイズにおけるテップの占有をモ上げ、半途体配置の小型化に対応させ、共同に従来のTSOP等の小型パッケージに翻載であった更なる多ピン化を実装した複質対止製件等体配置を提供する。

【故成】 申書依書平の総子側の語に、申集休息平の地子と電気的に踏進するための内部総平部と、申請を作業を作業のの内部総平部と、申請を作業を作業を行為を向これを開発しており、第2八部総子部とがは、第2八部総子部とと、第2八部総理・100円では、第20円では、第20円では、第20円では、第20円では、第20円では、第20円では、第20円では、第20円では、第20円では、第20円では、第20円では、10円では





į

(以下は太の长色)

・ (お求項1) 半米化菓子の菓子のの正に、まははま子の菓子と電気的には終するための内容菓子材と、半点は菓子の菓子の菓子供の匠へ画気してお飲べと向くお底包料への種様のためのお飲草子供と、和記内が菓子製とお食菓子製とを連結する技術リード底とモー体としたリード度を提供費、地球は草材層を介して、佐むしてはけており、一旦つ、回路基底等への大名のための半田からなるお創業を利定技術のをリードのお飲味子供に連ねさせ、少なくとも利定半田からなるおれる底の一貫は半原料上型半銭件を置、

【は水理2】 は水理1において、半点は水子の以子は 半温は水子の以子匠の一大の辺の以中心起源上にそって 配置されており、リードがはななのは子を乗びように対 関し向記一対の辺に切いむけられていることを無力とす る物質料止型半減は次回。

【建水項3】 年本は生子のコ子と電気的にお着するための内部以子部と、外部区はと行及するための外別以子部と、外部区はと行及するための外別以子部と、の近内を記予部と外側は子部と、接続リード部を介して、リードフレームをから歴史する一方向側に安出をせ、対向し先は部内士で連結部を介しては見する一対つ内部電子部を存在ながけており、立つ、る外部以子部の方側で、接続リード部と連ねし、一体として全体を保持する外距部を設けていることを対応とするリードフレー

【森水項4】 半導体気子の菓子供の部に、半道体象子 1編子と考気的に延続するための内を理子群と、平線は 子の祖子側の面へ直交しておあへと向くお記回篇への 10 現のための外部以下部と、北北内部は千部とカ部電子 とも基格するほぼリード部とも一体としたな色のリー 鮮とを、姶林住着な席を介して、佐港して取けてお . 旦つ. 伊知基板年への実尽のための半田からなるが 電磁を収記放散の右リードの外部以子部に連絡をせ、 なくとも森記半田からなる外部見様の一根は御耳部よ 外部に高出させて及けている複な針止型平温を基置の 2万単であって、少なくとも、(人)エッテング加工 で、単帯体質子の電子と電気的に応募するための内部 子部と、外部回路と推議するための外部総子部と、約(1) 19部間子部と外部は子部とも混ねてらたボリード的と 一体とし、双力を電子包を、作品リードをも介して、 - ドフレーム面から産業する一方向駅に貸出させ、オ - 先級部院士で道路部モ介しては放する一州の内部県 5を確立なけており、且つ、それ事業子的の方式で、 !リード群と遅越し、一年として全年を耳乃下る力や 及けているリードフレームモルロする工程。 (B) :リードフレームの外観場子部例でない面(富品)に : 特を設け、打ちはき金型により、共向する内閣電子

けられた足材以とそのちはぞ、リートフレームのにもU かれた気分が主点はまでの第一部にくるようにして、取 記度単規を介して、リートフレーム文件を主点は主子へ 原はする工程、(C)リードフレームのおり配を含む不 量の部分を打ちばきを製により切断料本する工程。

(D) 年高化果子の塩子駅と、切断で用で、その化量子へ存取された内配塩子駅の先端駅ともワイナボンディングしたほに、施設により方面製予駅面のみも方面に収出ってて全体を封止する工程。 (E) おおおればは出した 方配塩子製匠に平田からなる方面は様も作品する工程。とも含むことを集団とする原理料止数を選ば出版の製造方法。

(見外のび結び反映)

100011

【産業上の利用分別】本民祭は、 本品な出子をなれても 御知針止数の中級な家僚(プラステックパッケージ)に 試し、共に、実は定成を向上させ、 足つ、 多ピン化に対 応できる本名の名言とその公正方法に似てる。

100021

【従来のほぼ】近年、平謀は名言は、不具権化、小型化」 住前の進歩と電子機器の系性軟化と程序是小化の傾向 (特長) から、LSIのASICに代表されるように、 まずまず本集化化、本規数化になってきている。これに ない。 リードフレーム モ無いた対止型の半年48条です ステックパッケージにおいても、その無兄のトレンド nt. SOJ (Small Outline)-Lead ed Package) PQFP (Quad Flat P.さく と f ませ) のような世間実装型のパッケージモ 現て、TSOP (Tin Small Outline Package) の研究による帝型化モ王雄としたパ ッケージの小型化へ、そうにはパッケージ内側の3次元 化によるチップな的効率向上を含めとしたLOC(Le od On Chip) の鉄造へと建成してでた。しか し、都毎封止型単端体制度パッケージには、本具技化、 本自具化とともに、更に一層の多ピン化、有型化、小型 化が求めらており、上記収集のパッケージにおいてもチ ップ九県部分のリードの引きほしがあるため、パッテー ジの小型化に離界が見えてきた。また、TSOP8の小 型パッケージにおいては、リードの引き回し、ピンピッ テから多ピン化におしても取れが見えてせた。

100001

・ドフレーム部から歴文する一方側側に突出させ、対
・発展製鋼士で選起をそのして放放する一対の内部域
する複数を設けており。且つ、各が製御子部の内部で、
はリード群と選結し、一体として全体を専行する力や
放けているリードフレームを作むする工程、(B)
はリードフレームの外観場子部側でない節(重要)に
・対き設け、打ちは含金型により、対所する内盤発子
士を授及する選結部とは連起をに対応する位置に対
18

】 には見の下SOP町の小型パッケージに信貸であった更 なろ多ピン化を実現しようとするものである。

[0004]

【は話を解析するための手段】本見紙の取取対止要求選 体製品は、年間体系子の粒子側の面に、半面体象子の端 子と写象的に起放するための内質是子部と、年頃体景子 の双子的の節へ区交して外部へと同くが以后外への技法 のための外部後子群と、前記内部総子群と外部電子部と を選ばする住民リード 似とを一体とした狂歌のリード歌 とで、乾燥は寒れ層を介して、鬱卑して広げており、且 10 つ。色質基度与への演集のための半田からなる力量を感 を刷足な女の古り一ドの外世は子郎に正確させ、少なく とも氏記年田からなる外質電気の一部は保証値より外部 に異出をせて立けていることを発量とするものである。 南。上記において、内部電子舞と力を担子配とモーなと したな数のリード部の配列を単編な基子の電子似面上に 二次元的に配列し、外群党建筑モ平田ボールにて形成す SCEELDBOA (Ball Crid Arra y) タイプの推荐対比型半端が基準とすることもでき 3.

【0005】そして、上記において、半年は京子の電子 は辛福体表子の銀子面の一共の辺の時中心を禁止にそっ て配皮をれており、リード似は営业の粒子を挟ひように 対向しお記一対の辺に沿いなけられていることを発度と するものである。また、本党県のリードフレームは、旅 韓針止収率導体基金用のリードフレームであって、半年 体裏子の菓子と電気的に発展するための内部菓子群と、 外部国際と住民するための外部電子型と、お記内型電子 部と外部属子部とを連結するは取り一ド部とモー体と し、私お怠慢子男モ、接続リード部モ介して、リードフ 30 レーム部から観交する一方向部に突出させ、対向し先輩 部開士で連結隊を介して世式する一がの内閣位子郎を攻 飲蔵けており、点つ、も外部電子部の外側で、は成り一 ド都と遅起し、一体として全体を依持する外の部を設け ていることを特定とするものである。A.上足リードフ レームにおいて、内部電子部と力部電子部とそれを基础 する情報リード部とモー体とした組みを拡散リードフレ 一ム部に二次元的に配列するしておぼすることによりB CA (Ball Grid Array) 9470EB 対止型半導作な意味のリードフレームとすることもでき (4) 8.

【0006】本兄城の旅口別止災中海体は在の超光方性は、平端体景子の総子がの際に、平域体景子の総子が成の際に、平域体景子の総子が成功に関係すること、中域体景子の成立の内が原立では、以近内が原立が開発をある。以近内が原立を表現り一下的とモールとして、近年のからなり、足で、のの本田からなって、ののままり、ののはは子がにはコマサールののはは子がにはコマサールののはは子がにはコマサールののはは子がにはコマサールののはは子がにはコマサールののはは子が、

•

足を色からなる方質を色の一貫に変ながようられてはこ させて取りている無点自止型をより来るの料え方はです って、少なくとも、(A)エッテング加工にで、 ※ 歳 tx ま子のま子と考系的に目はてろための内部電子部と、 ち 原因等と技技するための外配を子配と、 和紀内部数子配 と外れは子郭とを選びてるただりード記とを一年とし、 はお鮮森子郎を、伊良リード民も介して、 リードフレー ム面から正文する一方向的に兵士させ、 月向 し先 菜配筒 主て盆は誰を介してはまする一月の内は双子 釘を 花草 歌 けており、且つ、もれま菓子製のお餌で、はポリート町 と選易し、一体として全体をは所する力な死を恐りてい ろりードフレームモか加する工法。(B) 的だりードフ レームの方式は子芸剣でない器(紫色) に 地景 尽を改 け、打ちはき金型により、対向する内閣維子部開士を放 教する温森都と試験特徴に対応する位置に設けられた絶 ⇔ねくも∏ちはと、リードフレームの∏ちはかれた配分 が年後はま子の菓子をにくるようにして、 紋足なる 杉毛 介して、リードフレーム全年も年間は忠子へ原数する工 種。 (C) リードフレームの力や最モさび不要の似分モ 16 打ち女を全型により切割対击する工程。 (D) 平場体景 子の弟子氏と、切断されて、キョルネテへな気された内 延載子型の先卒部とモワイヤボンデイングした 比に、 網 雄によりが単雄子型缶のみそが葉に鹿出させて全体を封 止する工程。(E)教記外的に貫出した外部執子部部に 平田からなるか 彦 名名をかいする工会。 とそさ ひことそ 料理と下ろものである。

100071

【作用】本見明の推荐針止至平導弁装度は、上記のよう な状成にすることにより、半年年女団パッケージサイズ におけるチップの占本本モ上げ、中国体制度の小型化に 対応できるものとしている。如ち、半年片葉症の田井基 近への食気を住毛延延し、田賀高板への食気を皮の向上 を可能としている。 なしくは、内部電子製、外部電子部 とモー体とした弦響のリード都モ半年在太子間に必給後 らっことがして自定し、 似記力製菓子製に平田 からなる 外部電気部を連絡させていることより、な区の小型化モ 雑成している。そして、上記4世からなる外部電域部 を、中華共享予節には平方な器で二次元的に配列するこ とにより、中華体験器の多ピン化を可能としている。 本 日からなる力量を延載モキ日ボールとし、二次元的には 外部電響部を配換した場合にはBCAタイプとなり、中 雄弁集闘の多ピン化にも対応できる。また、上記におい で、甲基体まその幾子が申请作ま子の幾乎基の一式の辺 の時中心多典上にそって配在され、リード部は複数の域 子を終むように共向しれ紀一分の辺に沿い及けられてお り。成単な鉄道とし、意志性に渡した鉄道としている。 本見明のリードフレームは、上足のような映成に するこ とにより、上記訳な計止型半者を制度の製造も可能とす るものであるが、過せのリードフレームと異なのエッチ

とができる。二見縁の世間に止気するは3年の間は万世 は、上花リードフレームを思いて、リートフレームの丸 武武子起列でない面(お花)に足舟北を広げ、行ちはま 企製により、 万向する内部は子が向まを発展する選択器 とは連絡的に対応する位置に立けられた地質材とを用ち はき、リードフレームの月ちはかれた部分が半温体量子 の端子部にくるようにして、前記は単はそ介して、リー ドフレーム全体モギ書は黒子へなむし、リードフレーム の外や紅を含む不多の足分を打ちはきまだにより切断性 去することにより、内部電子と方式電子モーはとしたは、10 私に連成できるものである。ま実場界においては方部電 みも多な半点化スな上になむした。七兄以の、半点は裏 長の小型化が可能な、且つ、多ピン化が可能な無線針止 型半導化基层の作型を可能としている。

[00081

【実施例】本党朝の単設封止型半年年基度の実施例を以 下、回にそって双明する。図1(3)は工芸を外部な対 止型半等体数量の断距数は区であり、BD( b)は質量 の森後度である。国1中、100に飛撃打止産業基本法 確。101は中正は世子。102はリードは、102A 信内部以子部。102B以外表度子部、102C以及数 10 リード部、101Aは双子郎(パッド町)、103ほつ イヤ、104は絶縁は元州、105は世段記、106は 半田(ベースト)からなる介料な低である。本実質例据 野野止型半端体質症は、ほぼするリードフレームを用い たもので、内部竣干部102人、外部減予部102Bモ 一体としたし干型のリード部102モ多数年遅れ至于1 0.1 上に地球推奨材 1.0 くそ介して搭載し、直つ、力部 競子部1028先に今田からなるが食を低を**影響**群10 5 より外裏へ失出させて立けた。パッケージを住が料率 議体学院の面積に特立する配頂打止型キミ作品設であ り。回路高低へ搭載される点には、半田(ベースト)を 俗称。 動化して、外部電子第1028が外裏医院と電気 的比征规之九名。本文范务制度引止发中等并基础性、国 1 (b) に示すように、半点の菓子101の菓子製 (// ッド部)101人は牛輩食業子の中心はしはぞみれ向し て2回づつ。中心はしに行って配包をれており、リード 第102も、内部電子部102人が救犯電子部(パッド 益) に移った位置に半部体表子(0)の節の方例に中心 **ほを読み対向するように記載されている。ガジボデジ**】 02日は内部電子数102人からは戻り一ド部102C 10 を介して離れて位置し、ほぼ年間体象子の新囲までに建 - た位置で半導体素平面に位欠する方向に、頂紋リード 1020がし下に乗がり、外部は子思1028はその先 ■に位置し、 半級体象子の部に平行な医方向で一次元約 (配列をしている。かち、中心はしそはみ2月の力制収 <sup>1</sup>毎102日の配列を投けている。そして、8カゼ以子 『仁道結させ、年田(ペースト)からならの念を低10 ・毛朝政部105よりがおに点出させて及けている。 1、純粋技権将104としては、100gm年のポリイ ド系の熱可塑性所有取出以 1 2 2 C(B立作成体区台)50

と名)(未いたが、他には、シリコンズボボリイミ ドリ TA1715(住友ペークライトは式を仕)や処理化会 是有职用C52C0(巴州斯廷族民会社日勤) 第2020年 げられる。上花実施のでは、 平田ペーストからなる丸 縁 2ほであるが、この気分はキ田ボールに代えても良い。 点。本天見的階段目止数率減年2回は、上足のように、 パッケージ配在が以平省体制産の正性に検査する。心理 的に小型化されたパッケージであるが、食み方向につい ても、私)、0mm歩以下に下ろことができ、R梨も町 甚至を、平成在京子の双子郎(パッド賞)において対に 紀氏したが、本選位象子の菓子の位在を二次元的に配位 し、天皇後千郎と外部は千貫との一体となった見みを頂 12、中級件象子の成子を制に二次元的に配押して存成す ることにより、本点はま子の、一種の多ピン化に十分対 ETES.

【0009】 広いで、 主見明のリードフレームの実施病 を申げ、名にもとづいて広気する。 本来場所リードフレ 一ムは、上記天応兵半端女名区に乗いられたものであ ろ。82に実施例リードフレームの平正包を示すもの で、即2中、200はリードフレーム、201に内部は 子鄉。202は外部電子部、203は征収リード部。2 0.4は登録器、2.0.5 ほがお客である。リードフレーム は428金(Ni42%のFe8金)からなり、リード フレームのなさは、内部電子部のある程序的です。 0.5 mm。介質は千部のある厚貝部でり、 2 mmである。 Pi 部総子部の対向する元曜年同士を連続する連絡部205 も薄肉(0、05mm厚)に形成されており、後述する 半屋件装定もか製する際の打ちはき金製にて打ちはきし 裏い装造となっている。 本実元何では外部粒子係202 は九状であるが、これに確定はされない。また、リード フレームタ村として42合金を用いたがこれに発定され ない。似る含までも良い。

[0010] 次に、上記賞覧会リードフレームの製造方 及も都も思いて以来に改領する。都4は本実及例リード フレームを製造した工程を示したものである。先で、4 28歳 (N142%のFe8念) からなる。 #20. 2 mmのリードフレーム京賞300を印度し、底の米茹モ 旅程等を行い点くの片の楽した(日之(4)) 社、リー ドフレーム単収300の厳密に係先代のレジスト301 モ金斯し、収益した。(即3(b))。

太いで、リードフレーム 気 は 3 0 0 の 異臣 から所定の パ グーンなも用いてレジストの系史の訳分のみに収光も行 った後、灰色色なし、レジストパターン301人をお式 した。(歩3(c))

典レジストとてしは東京応応募収金社会の平ガ設は伏レ ジスト(PNERレジスト)も世界した。 ないで、レジ ストパターン301Aモ制御船は駅として、57°°C。 4.8 ボーメの状化は二枚水は単にて、リードフレーム虫 料300の質症からスプレイエッチングして、力力をは

の単正区が配でに示されるリードフレームを作品した (23 (c)). E2 (b) OB. E2 CA1 - A2 E おける好産はである。このほ、レジストを氷草したほ。 氏仲処理を取したは、 所之の世所(内部以子針分を含む 循承)のみにまメッキを見を行った。(D3(e)) 曲、上記リードフレームの普通工程においては、図 2 (b) に示すように、厚た部と森木郎も形成するため、 方配量で形成面倒からのエッチング (成員) を多く行 い、反対匹例からは少なのにエッチング(単独)を行っ た。また、色メッキに代え、様メッキやパラジウムメッ 10 キでも良い。上足のリードフレームの**訂正**方尺は、1ヶ の半導は久間を作裂するために必要なリードフレーム! グの製造方法であるが、達不は生意性の色から、リード フレール単 はモエッテング加工するは、402 にボナリー ドフレームを複数機能付けした状態で作製し、上足の工 建を行う。この場合は、即2に示す外幹8205の一郎 に連ねする仲髯(包示していない)モリードフレームの 外側に受けて使付け伏せとする。

【0011】次に、上記のようにして作名されたリードフレームを果いた、本見明の指挥料止型半導体状態の知 20 通方法の実施例を際にそって放析する。図4は、本実施例制施計止型半導体健認の製造工程を示すものである。即3に示すようにして作句されたリードフレーム400の外部電子部402元式部(豆面)と対向する裏部に、ポリイミド系無硬化型の発験性質材(テープ)401(日立化式体式会社部、HM122C)を、400°C、6Kg/m°で1、0秒余圧着して貼りつけた(図4(a))。この状態の不断回を図5に示す。この状質の不断回を図5に示す。この状質の不断回を図5に示す。この状質の不断回を図5に示す。この状質の不断回を図5に示す。この状質の不断回を図5に示す。この状質の不断回を図5に示す。この状質の不断回を図5に示す。この状質の不断回を図5に示す。この状質の不断回を図5に示す。この状質の不断回を図5に示す。20 表の部分の純経理をは(テープ)401とその形式に

次いで、5月17日は日および圧を用金型406人、406日を用い、5月2日404日は17日の記分を切り起す (翻4(d))と取用に、延伸注意以404年かして年 3月2日4日7日にリード部408の歴史を行った。 (翻4(e))

時。この個4(d)に示す。「技りードと差易してリードフレーム全体を支えている方には204を含む不要の個分を切り難しは、認力対止した比に行っても良い。この場合には、過年の第月リードフレームを思いた(CFPパッケージ等のようにデムバー(BR-レーにいない)を登けると良い。リードは410年年度は第子411~存在した後、ワイヤー414により、年度は第子の第子(パッド)411人とリード部410の内型低子410人とを選集的に起発した。(配4(f))その後、所定の会型を無い、エボキシボの部は415でリード部410の方面は子部4108のみを変出させて、全体を対止した。(四4(g))ここでは、毎月の全型(区示していない)を思いたが

が走り面(か割な子が)を及しが取り止てされば、って ししを製に必要としない。次いで、点出されているがは 以子が410日上に年田ペーストモスクリーンの制によ り無不し、中田(ペースト)からなられば発域416を 作製し、主見頃の解釋が入止型を確保を復名作製した。 (即4(6))

1

南、半田からなる方式を基で16の作者に、スクリーンの駅に構定されるものではなく、リフローまたはポッテイング等でも、医特甚症と半遅は異常との技術に必要な果の半田が持られれば良い。

#### [0012]

【発明の処果】 本発明は、上尺のように、更なら初設別 止型申請体表面の無負在化。実際は化が求められる状の のもと。申請体無個パッケージサイズにおけるテッツは 必要即を上げ。 本級体制値の小型化に対応させ、即等基 板への実体を整成できる。即等基値への実施 症底をしたができる。はな単位のようと したものであり、 は同じな会の下SOP毎の小型パッケージに個具であった更なるまどともである。 型半調体状態の提供を可能としたものである。

#### 【印面の原年な故稿】

【四1】 表現何の複数計入型単級作品度の数以訴訟の及び質能視は節

- 【聲 2】 末端何のリードフレームの平部曲
- 【空3】共気外のリードフレームの製造工芸芸
- 【郡4】実施町の旅館対止型キ媒体放置の製造工役割
- (図5) 実験的のリードフレームに単基接着材を貼りつけた状態の平面図

#### 【符号の説明】

300

3 0 1

0 100	整型对止型中基件区域
101	华福传象子
101A	総子部(パッド部)
102	リード部
102A	- A K K + K
102B	外部格子部
102C	は吹り一ド盤
103	クイヤ
104	地址技术村
105	. MAR
106	孝田(ベースト) からなるガギ
2 権	
200	リードフレーム
2 0 1	内部推干部
202	力 算能干部
203	な女リード系
2 0 ◀	製な物
2 U 'S	nes

リードフレームまれ


レジスト

#### \*\*\*\* - : 2506 +

	7		7774-: 25066
3 0 3 A	<b>你就说子说</b>		10
3038	5. 智. マ 子 g.	405A. 405E	11502£2
304	Ins	406A. 406B	ちたけらはさおよび圧を用き型
305	まメッキ部	4 1 0	リードは
306	7. E 11	4104	内部是产业
400	リードフレーム	4 1 0 B	力 射双子配
401	<b>化超级宏材(テープ)</b>	4 1 0 C	性統リード部
4 0 2	外氨碳子酚	4 1 1	半进作业子
4 0 3	医双联	4114	<b>ウィャー</b>
	-	4.1.5	ex us


(61)

(2)



. . .

:



### Japanese Patent Laid-Open Publication No. Heisei 8-125066

#### [TITLE OF THE INVENTION]

Resin Encapsulated Semiconductor Device, Lead Frame

5 Used Therein, and Fabrication Method for the Resin
Encapsulated Semiconductor Device

#### [CLAIMS]

15

20

\*\*\*\*

- A resin encapsulated semiconductor device
   comprising:
  - a semiconductor chip;
  - a plurality of leads fixedly attached to a terminalend surface of the semiconductor chip by an insulating
    adhesive interposed between the semiconductor chip and the
    leads, each of the leads including integral portions, that
    is, an inner terminal portion adapted to be electrically
    connected to an associated one of terminals of the
    semiconductor chip, an outer terminal portion extending
    outwardly in a direction orthogonal to the terminal-end
    surface of the semiconductor chip and adapted to be
    connected to an external circuit, and a connecting lead
    portion adapted to connect the inner and outer terminal
    portions to each other; and
- outer electrodes each connected to the outer terminal portion of an associated one of the leads and made of

solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the outer leads being externally exposed from a resin encapsulate.

- 2. The resin encapsulated semiconductor device according to claim 1, wherein the terminals of the semiconductor chip are arranged along a substantially center line between a pair of sides of the semiconductor chip on the terminal-end surface of the semiconductor chip, and the leads are arranged in two facing sets along the sides of the semiconductor chip, respectively, in such a fashion that the terminals of the semiconductor chip are interposed between the two facing lead sets.
- 3. A lead frame comprising:

20

- a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other;
- each of the outer terminal portions of the leads
  25 being protruded in a direction orthogonal to a lead frame

surface via an associated one of the connecting lead portions;

the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively;

5

10

and the second second

connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs; and

an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form an integral structure together, thereby protecting the entire portion of the lead frame.

15

4. A method for fabricating a semiconductor device including a semiconductor chip, a plurality of leads fixedly attached to a terminal-end surface of the semiconductor chip by an insulating adhesive-interposed between the semiconductor chip and the leads, each of the leads including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of the semiconductor chip, an outer terminal portion extending outwardly in a direction orthogonal to the terminal-end surface of the semiconductor chip and adapted to be connected to an external circuit,

and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; and outer electrodes each connected to the outer terminal portion of an associated one of the leads and made of solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the outer leads being externally exposed from a resin encapsulate, comprising the steps of:

5

10

15

20

25

(A) fabricating a lead frame including a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other, each of the outer terminal portions of the leads being protruded in a direction orthogonal to a lead frame surface via an associated one of the connecting lead portions, - the inner . lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively, connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs, and an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form

an integral structure together, thereby protecting the entire portion of the lead frame;

- (B) applying an insulating layer to a surface of the lead frame opposite to the outer terminal portions, punching out the connecting portions adapted to connect facing ones of the inner lead portions to each other along with portions of the insulating layer respectively arranged at regions corresponding to the connecting portions by use of punching dies, aligning the punched portions of the lead frame with the terminals of the semiconductor chip, and mounting the entire portion of the lead frame on the semiconductor chip by the adhesive interposed therebetween;
- (C) cutting off unnecessary portions of the lead frame including the outer frame portion by use of punching dies, thereby removing the cut-off portions;
- (D) wire-bonding the terminals of the semiconductor chip with tips of the inner terminal portions mounted on the semiconductor chip, and encapsulating the semiconductor chip and the lead frame by a resin while allowing a surface of the lead frame toward the outer terminal portions to be externally exposed; and
- (E) forming outer electrodes made of solder on the exposed lead frame surface toward the outer terminal portions.

5

10

15

20

## (DETAILED DESCRIPTION OF THE INVENTION) [FIELD OF THE INVENTION]

The present invention relates to a resin encapsulated semiconductor device (plastic package) in which a semiconductor chip is packaged, and more particularly to a semiconductor device configured to achieve an improvement in mounting density or to have a multi-pinned structure and a method for manufacturing such a semiconductor device.

#### 10 [DESCRIPTION OF THE PRICE ART]

5

15

20

25

Recently, semiconductor devices have been developed to have a higher integration degree and a higher performance by virtue of developments of techniques associated with an increase in integration degree and miniaturization and in pace with the tendency of electronic appliances to have a high performance and a light, thin, simple, and miniature structure. A representative example of such semiconductor devices is an ASIC of LSI. For instance, developments of resin encapsulated semiconductor device plastic packages have been advanced from surface-mounting packages such as SOJs (Small Outlined-Leaded Packages) or QFPs (Quad Flat Packages) to packages having a miniature structure mainly achieved in accordance with a thinness obtained by virtue of developments of TSOPs (Tin Small Outline Packages) or to LOC (Lead On Chip) structures

adapted to achieve an improvement in the chip packaging efficiency by virtue of developments of an internal threedimensional package structure. In addition to an increase in integration degree and improvement in performance, there has also been growing demand for an increase in the number pins, thickness, and miniaturization of encapsulated semiconductor packages. In the above mentioned conventional packages, however, there is a limitation in miniaturization because those packages have a structure in which leads are arranged around a chip. Similarly, leads are arranged around a chip in the case of miniature packages such as TSOPs. In such packages, there is also a limitation in increasing the number of pins due to the pin pitch used.

15

20

25

: . . . . .

10

5

#### [SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

As mentioned above, there has been demand for an increase in integration degree and improvement in performance of resin encapsulated semiconductor devices. Also, there has also been growing demand for an increase in the number of pins, thickness, and miniaturization of resin encapsulated semiconductor packages. In such situations, the present invention makes it possible to increase the occupancy degree of a chip in a semiconductor package with a limited size while reducing the mounting area of the

semiconductor package on a circuit board to achieve a miniaturization of the resulting semiconductor device. That is, the present invention is adapted to provide a resin encapsulated semiconductor device capable of achieving an improvement in the mounting density thereof on a circuit board. Also, the present invention is adapted to achieve an increase in the number of pins which is difficult in miniature packages such as conventional TSOPs.

#### 10 [MEANS FOR SOLVING THE SUBJECT DATTERS]

5

15

20

25

The resin encapsulated semiconductor device of the present invention is characterized in that it comprises: a semiconductor chip; a plurality of leads fixedly attached to a terminal-end surface of the semiconductor chip by an insulating adhesive interposed between the semiconductor chip and the leads, each of the leads including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of the semiconductor chip, an outer terminal portion extending outwardly in a direction orthogonal to the terminal-end surface of the semiconductor chip and adapted to be connected to an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; and outer electrodes each connected to the outer terminal portion of an associated one of the

leads and made of solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the outer leads being externally exposed from a resin encapsulate. The above semiconductor device can be embodied into a BGA (Ball Grid Array) type resin encapsulated semiconductor device by arranging a plurality of leads each having an inner terminal portion and an outer terminal portion integral with each other in a two-dimensional fashion on the terminal-end surface of the semiconductor chip and forming the outer electrodes in the form of solder balls.

The above semiconductor device is also characterized in that the terminals of the semiconductor chip are arranged along a substantially center line between a pair of sides of the semiconductor chip on the terminal-end surface of the semiconductor chip, and the leads are arranged in two facing sets along the sides of the semiconductor chip, respectively, in such a fashion that the terminals of the semiconductor chip are interposed between the two facing lead sets. The lead frame of the present invention is characterized in that it comprises: a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be

connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; each of the outer terminal portions of the leads being protruded in a direction orthogonal to a lead frame surface via an associated one of the connecting lead portions; the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively; connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs; and an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form an integral structure together, thereby protecting the entire portion of the lead frame. The above lead frame can be embodied into a lead frame for a BGA (Ball Grid Array) type resin encapsulated semiconductor device by arranging a plurality of leads each having an inner terminal portion and an outer terminal portion integral with each other in a two-dimensional fashion on the terminal-end surface of the semiconductor chip and forming the outer electrodes in the form of solder balls.

5

10

15

20

25

The present invention is also characterized by a method for fabricating a semiconductor device including a semiconductor chip, a plurality of leads fixedly attached

5

10

15

20

25

to a terminal-end surfac of the semiconductor chip by an insulating adhesive interposed between the semiconductor chip and the leads, each of the leads including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of the semiconductor chip, an outer terminal portion extending outwardly in a direction orthogonal to the terminal-end surface of the semiconductor chip and adapted to be connected to an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other; and outer electrodes each connected to the outer terminal portion of an associated one of the leads and made of solder to allow the semiconductor device to be mounted on a circuit board, at least a part of the leads being externally exposed from a resin outer encapsulate, comprising the steps of: (A) fabricating a lead frame including a plurality of leads each including integral portions, that is, an inner terminal portion adapted to be electrically connected to an associated one of terminals of a semiconductor chip, an outer terminal portion adapted to be connected to an associated one of terminals of an external circuit, and a connecting lead portion adapted to connect the inner and outer terminal portions to each other, each of the outer terminal portions of the leads being protruded in a direction orthogonal to a

lead frame surface via an associated one of the connecting lead portions, the inner lead portions of the leads being arranged in pair in such a fashion that the leads of each lead pair have facing tips, respectively, connecting portions each adapted to connect the facing tips of the leads included in an associated one of the lead pairs, and an outer frame portion arranged outside the outer terminal portions and connected to the connecting lead portions in such a fashion that they form an integral structure together, thereby protecting the entire portion of the lead frame; (B) applying an insulating layer to a surface of the lead frame opposite to the outer terminal portions, punching out the connecting portions adapted to connect facing ones of the inner lead portions to each other along with portions of the insulating layer respectively arranged at regions corresponding to the connecting portions by use of punching dies, aligning the punched portions of the lead frame with the terminals of the semiconductor chip, and mounting the entire portion of the lead frame on the semiconductor chip by the adhesive interposed therebetween; (C) cutting off unnecessary portions of the lead frame including the outer frame portion by use of punching dies, thereby removing the cut-off portions; (D) wire-bonding the terminals of the semiconductor chip with tips of the inner terminal portions mounted on the semiconductor chip, and

5

10

15

20

25

The contract was

encapsulating the semiconductor chip and the lead frame by a resin while allowing a surface of the lead frame toward the outer terminal portions to be externally exposed; and (E) forming outer electrodes made of solder on the exposed lead frame surface toward the outer terminal portions.

#### [FUNCTIONS]

5

10

15

20

25

With the above mentioned configuration, the resin encapsulated semiconductor device of the present invention can increase the occupancy degree of the chip while achieving a miniaturization thereof. That is, the resin encapsulated semiconductor device is capable of reducing the mounting area thereof on a circuit board and achieving an improvement in the mounting density thereof on the circuit board. In particular, the present invention achieves a miniaturization of the semiconductor device by fixedly attaching a plurality of leads each including an inner terminal portion and an outer terminal portion integral with each other to a surface of a semiconductor chip by an insulating adhesive layer interposed between the semiconductor chip and the leads, and connecting outer electrodes made of solder to the outer terminal portions, respectively. Also, the present invention achieves an increase in the number of pins in the semiconductor device by arranging the outer electrodes made of solder in a two-

dimensional fashion on a plane parallel to the surfac of the semiconductor chip. Where the outer electrodes made of solder are formed in the form of solder balls and arranged in a two-dimensional fashion, a BGA type semiconductor device capable of achieving an increase in the number of pins can be obtained. In the above semiconductor device. the terminals of the semiconductor chip are arranged along a substantially center line between a pair of sides of the semiconductor chip on the terminal-end surface of the semiconductor chip, and the leads are arranged in two facing sets along the sides of the semiconductor chip, respectively, in such a fashion that the terminals of the semiconductor chip are interposed between the two facing lead sets. Thus, the semiconductor device has a simple structure suitable in regard to productivity. frame of the present invention makes it possible to fabricate the mentioned resin above encapsulated semiconductor device by virtue of there above mentioned configuration thereof. However, this lead frame can be fabricated using a half etching method during an etching process as used for conventional lead frames. for fabricating a resin encapsulated semiconductor device in accordance with the present invention involves the steps of applying an insulating layer to a surface of the lead frame opposite to the outer terminal portions, punching out

5

. 20

15

20

25

the connecting portions adapted to connect facing ones of the inner lead portions to each other along with portions of the insulating layer respectively arranged at regions corresponding to the connecting portions by use of punching dies, aligning the punched portions of the lead frame with the terminals of the semiconductor chip, and mounting the entire portion of the lead frame on the semiconductor chip by the adhesive interposed therebetween, and cutting off unnecessary portions of the lead frame including the outer frame portion by use of punching dies, thereby removing the Thus, a plurality of leads each cut-off portions. including an inner terminal portion and an outer terminal portion integral with each other are mounted on a semiconductor chip. Accordingly, the present invention makes it possible to achieve a miniaturization of In accordance with the present semiconductor devices. invention, it is also possible to fabricate a resin encapsulated semiconductor device having an -increased number of pins.

20

25

5

10

15

#### [EMBODIMENTS]

Hereinafter, embodiments of the present invention associated with resin encapsulated semiconductor devices will be described in conjunction with the annexed drawings. Fig. 1A is a cross-sectional view schematically

illustrating a resin encapsulated semiconductor device according to an embodiment of the present invention. Fig. 1B is a perspective view illustrating an essential part of the resin encapsulated semiconductor device. Figs. 1A and reference numeral 100 denotes the the resin 1B, encapsulated semiconductor device, 101 a semiconductor chip, 102 leads, 102A inner terminal portions, 102B outer terminal portions, 102C connecting lead portions, 101A contacts (pads), 103 wires, 104 an insulating adhesive, 105 a resin encapsulate, 106 outer electrodes made of solder (paste), respectively. The resin encapsulated semiconductor device according to this embodiment is fabricated using a lead frame which will be described hereinafter. In this resin encapsulated semiconductor device, a plurality of L-shaped leads 102, each of which has an inner terminal portion 102A and an outer terminal portion 102 integral with each other, are mounted on a semiconductor chip 101 by means of an insulating adhesive 104. An outer electrode 106, which is made of solder, is attached to each outer terminal portion 102B. electrode 106 is outwardly protruded from a resin encapsulate 105. The resin encapsulated semiconductor device configured as mentioned above has a package area substantially equal to the entire area thereof. When this semiconductor device is mounted on a circuit board, the

5

10

15

20

25

solder is melted and then solidified to allow the outer terminal portions 102B to be electrically connected to an external circuit. In the resin encapsulated semiconductor device according to the illustrated embodiment, contacts (pads) 101A provided at the semiconductor chip 101 are arranged in pairs along a center line L of semiconductor chip 101 at opposite sides of the center line L in such a fashion that contacts included in each contact pair face each other. The outer terminal portion 102B of each lead is spaced apart from the inner terminal portion 102A of the lead. Between the inner and outer terminal portions 102A and 102B; a connecting lead portion 102C is interposed. The connecting lead portion 102C of each lead is bent in a direction orthogonal to the major surface of the semiconductor chip at a position near an associated one of the side surfaces of the semiconductor chip 101, so that it has an L shape. In each lead, the outer terminal portion 102B is arranged at an end of the connecting lead The outer terminal portions 102B of the portion 102C. leads are arranged in a one-dimensional fashion on a plane parallel to the major surface of the semiconductor chip That is, the outer terminal portions 102B are arranged in two lines at opposite sides of the center line As mentioned above, one outer electrode 106 made of solder is connected to the outer terminal portion 102B of

5

10

15

20

25

each lead and outwardly exposed from the resin encapsulate

For the insulating adhesive 104, a polyimide-based thermoplastic adhesive having a thickness of 100 µm (HM122C manufactured by Hitachi Chemical Co., Ltd.) is preferably used. Alternatively, a silicon denaturalized polyimide adhesive (ITA1715 manufactured by Sumitomo Bakelite Co., Ltd.) or a thermosetting adhesive (HG5200 manufactured by Tomoekawa Papermaking Co., Ltd.) may be used. Although ou er electrodes made of solder paste are used in the illustrated embodiment, solder balls may be used.

5

10

15

20

25

mentioned above, the resin encapsulated device according semiconductor to the embodiment has a package area substantially equal to the entire area thereof. That is, the illustrated embodiment of the present invention provides a package having a compact structure in regard to area. In accordance with the present invention, a thinned package structure can also be provided in that it is also possible to reduce the package thickness to about 1.0 mm or less. Although the outer electrodes have been described as being arranged in two lines along the contacts (pads) of the semiconductor chip, they may be arranged in a two-dimensional fashion. This is achieved by arranging contacts of the semiconductor chip in a two-dimensional fashion. On the surface of the

semiconductor chip arranged with those contacts, a plurality of terminal sets each having an inner terminal and outer terminal integral with each other are arranged in a two-dimensional fashion. In this case, it is possible to fabricate a semiconductor device using a semiconductor chip with an increased number of pins.

5

10

15

20

25

An embodiment of the present invention associated with a lead frame will now be described. The lead frame according to this embodiment is adapted to be used in the above mentioned semiconductor device. Fig. 2 is a plan view of the lead frame according to this embodiment. Fig. 2, the reference numeral 200 denotes a lead frame, 201 inner terminal portions, 202 outer terminal portions, 203 connecting lead portions, 204 a connecting portion, and 205 an outer frame portion, respectively. The lead frame is made of 42 ALLOY (namely, an Fe alloy containing 42% Ni). The lead frame has a thickness of 0.05 mm at its thinner portion, that is, the inner terminal portions, and a thickness of 0.2 mm at its thicker portion, that is, the outer terminal portions. The connecting portion, which connects facing tips of the inner terminal portions to each other, has a thickness of 0.05 mm corresponding to that of the thinner portion. This connecting portion has a structure capable of allowing an easy punching thereof in the fabrication of the semiconductor device, as described

hereinafter. Although the outer terminal portions 202 have a ball shape in the illustrated embodiment, they are not limited to this shape. Also, although the lead frame has been described as being made of the 42 ALLOY, it is not limited to this material. For the lead frame, a copper-based alloy may be used.

5

10

15

20

25

Now, fabrication of the lead frame according to the illustrated embodiment will be described in brief. Fig. 4 illustrates a process for fabricating the lead frame according to the illustrated embodiment. First, a lead frame blank 300 having a thickness of 0.2 mm was prepared which is made of a 42 ALLOY (an Fe alloy containing 42% Ni). The prepared lead frame blank 300 was then subjected to a cleaning process, thereby removing grease from the surfaces thereof (Fig. 3a). Subsequently, photoresist films 301 were coated over both surfaces of the lead frame blank 300, respectively. The coated photoresist films 301 were then dried (Fig. 3b).

Using desired pattern plates, the photoresist films 301 on both surfaces of the lead frame blank 300 were exposed to light at their desired portions. A developing process was then conducted to the light-exposed photoresist films 301, thereby forming photoresist patterns 301A.

For the photoreist films, a negative liquid-phase resist (PMER resist) manufactured by Tokyo Ohka Co., Ltd.

was used. Using the resist patterns 301A as anti-etch films, the lead frame blank 300 was subjected to a spray etching process at both surfaces thereof. The spray etching process was conducted using a ferric chloride solution of 48 BAUME at 57 °C. Thus, a lead frame having a structure of Fig. 2a was obtained (Fig. 3d). Fig. 2a is a plan view of the lead frame. Fig. 2b is a cross-sectional view taken along the line A1 - A2 of Fig. 2a. Thereafter, the remaining photoresist thin films were peeled off. The resulting structure was then subjected to a cleaning process. A gold plating process was subsequently conducted for desired portions of the lead frame, that is, regions including inner terminal portions (Fig. 3e).

5

10

15

20

25

e distribuies apropriée des maries de la marie de la companyación de l

In the fabrication process of the lead frame, the etching process was conducted with a large etch depth at one major surface of the lead frame blank where outer terminal portions are to be formed, and with a small etch depth at the other major surface of the lead frame. In place of the gold plating, silver or palladium plating may be utilized. The above mentioned lead frame fabrication process is adapted to manufacture a single lead frame required for the manufacture of a single semiconductor device. In terms of productivity, however, the etching process is conducted for lead frame units each corresponding to the single lead frame shown in Fig. 2. To

this end, a frame member (not shown) is provided at a desired portion of the peripheral edge of the lead frame so as to conn ct a desired part of the outer frame portion 205 shown in Fig. 2 to a corresponding one of an adjacent lead frame.

5

10

15

20

Using the lead frame fabricated as mentioned above. the resin encapsulated semiconductor device according to the present invention was fabricated. Now, a method for fabricating the resin encapsulated semiconductor device in accordance with an ambodiment of the present invention will be described. Fig. 4 illustrates the method for fabricating the resin encapsulated semiconductor device in accordance with the embodiment of the present invention. A polyimide-based thermosetting insulating adhesive (tape) 401 (HM122C manufactured by Hitachi Chemical Co., Ltd.) was applied to one surface, formed with the outer terminal portions 402, of the lead frame 400 fabricated as in Fig. 3 and the outer surface of the lead frame 400 using a hot pressing process conducted at 400 °C and 6 Kg/m² for 1.0 second Fig. 4a). The resulting structure is shown in Fig. 5 which is a plan view. Thereafter, the connecting portions 403 connecting facing tips of the inner terminal portions were punched using punching dies 405A and 405B (Fig. 4b). Also, portions of the insulating adhesive

(tape) corresponding to those connecting portions 403 were punched (Fig. 4c)

Subsequently, unnecessary portions of the lead frame including the outer frame 404 were cut off using outer frame punching and pressing dies 406A and 406B (Fig. 4d). The lead frame was then bonded to a semiconductor chip 407 at its leads 410 under pressure while applying heat (Fig. 4e).

5

10

15

20

The process for cutting off the unnecessary portion of the lead frame including the outer frame 404 supporting the entire portion of the lead frame along with the connecting lead portion, as shown in Fig. 4d, may be carried out after an resin encapsulating process. In this case, dam bars (not shown) are preferably provided, as in QFP packages typically using a lead frame having a single layer structure. After the mounting of the leads 410 on the semiconductor chip 411, the inner terminal portion 410 of each lead 410 was electrically connected to an associated one of terminals (pads) 411A of the semiconductor chip 411 (Fig. 4f).

Subsequently, an epoxy-based resin 415 was molded to encapsulate the resulting structure while exposing the outer terminal portions 410B of the leads 410 using a desired mold (Fig. 4g).

Although a specific mold (not shown) was used for the above process in the illustrated case, use of such a die may be unnecessary in so far as the resin encapsulating process can be conducted under the condition in which desired portions (outer terminal portions) of the lead frame are left. Thereafter, a solder paste was coated on the exposed outer terminal portions 410B in accordance with a screen printing process, thereby forming outer electrodes 416 made of solder (paste). Thus, the fabrication of the resin encapsulated semiconductor device according to the present invention was achieved (Fig. 4h).

Although the formation of the outer electrodes 416 made of solder has been described as being achieved using a screen printing process, it may be achieved using a reflow or bonding process in so far as an amount of solder required for a connection of the semiconductor device to a circuit board is obtained.

#### (EFFECTS OF THE INVENTION)

5

10

15

As apparent from the above description, the present invention makes it possible to increase the occupancy degree of a semiconductor chip in a semiconductor package in situations requiring new resin encapsulated semiconductor devices having a highly integrated structure while exhibiting a high performance. The present invention

also makes it possible to reduce the area of the semiconductor device on a circuit board in order to cope with a compactness of the semiconductor d vic. That is, the present invention can provide a semiconductor device capable of achieving an improvement in the mounting density on a circuit board. At the same time, the present invention can provide a resin encapsulated semiconductor device having a new multipinned structure which could not be realized in compact packages such as conventional TSOPs.

The Control of the Co